垂直納米環(huán)柵晶體管因其在減小標(biāo)準(zhǔn)單元面積、提升性能和改善寄生效應(yīng)等方面具有天然優(yōu)勢(shì)，能滿足功耗、性能、面積和成本等設(shè)計(jì)要求，已成為2nm及以下技術(shù)節(jié)點(diǎn)芯片的重點(diǎn)研發(fā)方向。 

　　微電子所先導(dǎo)中心朱慧瓏研究員團(tuán)隊(duì)于2019年首次成功研發(fā)出p型具有自對(duì)準(zhǔn)柵極的疊層垂直納米環(huán)柵晶體管（見IEEE Electron Device Letters，DOI: 10.1109/LED.2019.2954537），并對(duì)n型器件進(jìn)行了研究。與p型器件制備工藝不同，n型器件在外延原位摻雜時(shí)，溝道和源漏界面處存在嚴(yán)重的雜質(zhì)分凝與自摻雜問(wèn)題。為此，團(tuán)隊(duì)開發(fā)出了適用于垂直器件的替代柵工藝，利用假柵做掩模通過(guò)離子注入實(shí)現(xiàn)源漏的摻雜，既解決了上述外延原位摻雜難題，又突破了原位摻雜的固溶度極限，更利于對(duì)晶體管內(nèi)部結(jié)構(gòu)的優(yōu)化和不同類型晶體管之間的集成。 

　　為獲得可精確控制溝道和柵極尺寸的垂直環(huán)柵器件，選擇性和各向同性的原子層刻蝕方法是不可或缺的關(guān)鍵工藝。團(tuán)隊(duì)對(duì)此方法進(jìn)行了深入分析和研究，提出了相應(yīng)的氧化—刻蝕模型，應(yīng)用于實(shí)驗(yàn)設(shè)計(jì)，改進(jìn)和優(yōu)化了橫向刻蝕工藝；用該刻蝕工藝與假柵工藝結(jié)合，首次制備出了具有自對(duì)準(zhǔn)柵的n型疊層垂直納米環(huán)柵晶體管，器件柵長(zhǎng)為48納米，具有優(yōu)異的短溝道控制能力和較高的電流開關(guān)比（I_on/I_off），其中納米線器件的亞閾值擺幅（SS）、漏致勢(shì)壘降低（DIBL）和開關(guān)比為67 mV/dec、14 mV和3×10⁵；納米片器件的SS、DIBL和開關(guān)比為68 mV/dec、38 mV和1.3×10⁶。相關(guān)研究成果發(fā)表于期刊Nano Letters（DOI: 10.1021/acs.nanolett.1c01033）和ACS Applied Materials & Interfaces（DOI: 10.1021/acsami.0c14018）上，先導(dǎo)中心博士生李晨為文章第一作者，朱慧瓏研究員與張永奎高級(jí)工程師為共同通訊作者。 

　　該研究得到中科院戰(zhàn)略先導(dǎo)專項(xiàng)（先導(dǎo)預(yù)研項(xiàng)目“3-1納米集成電路新器件與先導(dǎo)工藝”）、青年創(chuàng)新促進(jìn)會(huì)和國(guó)家自然科學(xué)基金等項(xiàng)目資助。 

 　　圖 (a) 替代柵結(jié)構(gòu)TEM截面，(b) 垂直環(huán)柵納米器件TEM截面的EDX元素分布圖，(c)氧化-刻蝕模型，(d) n型垂直環(huán)柵納米線器件的Id-Vg特性及TEM俯視插圖，(e) n型垂直環(huán)柵納米片器件的Id-Vg特性與TEM俯視插圖