隨著人工智能和物聯(lián)網(wǎng)的興起，數(shù)據(jù)呈現(xiàn)爆炸式增長。研發(fā)具有更快訪問速度和更高存儲密度的存儲器成為必然。阻變存儲器因具有簡單兩端結(jié)構(gòu)易于三維集成、極好的可微縮性、速度快以及低功耗等優(yōu)勢受到廣泛關(guān)注。 

　　為實現(xiàn)阻變存儲器的高密度集成，三維交叉陣列結(jié)構(gòu)成為最佳選擇。但三維交叉陣列中存在串擾效應，采用具有高非線性的自選通阻變存儲器可有效抑制串擾問題。自選通阻變存儲器的非線性越高，越有利于抑制串擾；開態(tài)電流越高，越有利于提升訪問速度。但目前提出的自選通阻變存儲器中，高開態(tài)電流和高非線性難以同時實現(xiàn)。 

　　針對這一問題，微電子所劉明院士團隊提出了一種基于TiN/ TiO_xN_y/TiO_x/NbO_x/Ru結(jié)構(gòu)的非細絲型自選通阻變存儲器，并在16層三維垂直結(jié)構(gòu)上實現(xiàn)。該存儲器實現(xiàn)了50倍開態(tài)電流密度的提升，并達到了高非線性(>5000)。TiO_x內(nèi)部峰狀勢壘的形成有效提升了器件的非線性。第一性原理計算結(jié)果表明Nb₂O₅的氧空位聚合能為正值，這表明氧空位不容易發(fā)生聚集，器件可在較高電流下工作而不會發(fā)生擊穿，從而實現(xiàn)高電流密度。由于電流的提升，該器件的讀延遲縮短至18ns。該工作為實現(xiàn)具有高速、高密度的3D VRRAM提供了可能途徑。 

　　該成果以題為“16-layer 3D Vertical RRAM with Low Read Latency (18ns), High Nonlinearity (>5000) and Ultra-low Leakage Current (~pA) Self-Selective Cells”入選2023 VLSI。微電子所博士生丁亞欣為第一作者，微電子所羅慶研究員和華中科技大學薛堪豪教授為通訊作者。 

圖(a) 16層三維垂直RRAM的TEM截面圖

圖(b) I-V特性曲線