| 論文編號: | TN402;TP320.8 |
| 第一作者所在部門: | 中科微電子公司 |
| 論文題目: | 一種基于FPGA的新穎的高容錯加法器的設(shè)計 |
| 論文題目英文: | |
| 作者: | 尹立群;袁國順 |
| 論文出處: | |
| 刊物名稱: | 電子器件 |
| 年: | 2009 |
| 卷: | 32 |
| 期: | 2 |
| 頁: | 4，372-375 |
| 聯(lián)系作者: | |
| 收錄類別: | |
| 影響因子: | |
| 摘要: | 為了解決傳統(tǒng)TMR結(jié)構(gòu)的CMFs失效問題,根據(jù)加法器的結(jié)構(gòu)特點提出了操作數(shù)循環(huán)移位及取反算法（TOIR-SO）。此方法相對于傳統(tǒng)的TMR結(jié)構(gòu)能夠使TMR系統(tǒng)失效率降低47%。同時對邏輯運算的基本單元全加器進行了改進,改進后加法器中任何一個失效只能影響一位“和”結(jié)果而不會對其它位產(chǎn)生影響從而進一步提高了加法器的容錯能力。 |
| 英文摘要: | |
| 外單位作者單位: | |
| 備注: | |
科研產(chǎn)出