| 論文編號: | TN919.31 |
| 第一作者所在部門: | 二室 |
| 論文題目: | 利用CMOS模擬電路設(shè)計實(shí)現(xiàn)的新型概率譯碼器 |
| 論文題目英文: | |
| 作者: | 楊曙輝;李學(xué)華;仇玉林 |
| 論文出處: | |
| 刊物名稱: | 數(shù)據(jù)采集與處理 |
| 年: | 2009 |
| 卷: | |
| 期: | 3 |
| 頁: | 6，369-374 |
| 聯(lián)系作者: | |
| 收錄類別: | |
| 影響因子: | |
| 摘要: | 利用CMOS模擬電路設(shè)計了模擬概率計算模塊，并以此為基礎(chǔ)，通過晶體管級的模擬電路設(shè)計，構(gòu)造了（5，2，3）網(wǎng)格碼完整的新型模擬概率譯碼器，給出了模擬譯碼器的譯碼性能。當(dāng)信噪比大于4．8dB時，對于950kHz的輸入信號，輸出沒有錯誤。當(dāng)輸入信號為6MHz時，誤碼率約為10^-4。在5V工作條件下，譯碼器功耗為2．957mW。測試結(jié)果表明，在速度一定的條件下．與采用數(shù)字電路實(shí)現(xiàn)的譯碼器相比，該模擬譯碼器的功耗和芯片面積至少減少了一個數(shù)量級。該設(shè)計方法適用于實(shí)現(xiàn)網(wǎng)格碼、Turbo碼以及LDPC碼等的模擬譯碼器。 |
| 英文摘要: | |
| 外單位作者單位: | |
| 備注: | |
科研產(chǎn)出