最新精品国偷自产在线美女足_国产午夜精华无码网站_天天爱天天做狠狠久久做_国产片免费福利片永久_欧美国产成人精品一区二区三区

當前位置 首頁 人才隊伍
  • 姓名： 朱慧瓏
  • 性別： 男
  • 職稱： 研究員
  • 職務： 微電子所學位委員會副主任、微電子所集成電路先導工藝研發(fā)中心首席科學家
  • 學歷： 博士
  • 電話： 
  • 傳真： 
  • 電子郵件： zhuhuilong@ime.ac.cn
  • 所屬部門： 集成電路先導工藝研發(fā)中心
  • 通訊地址： 北京市朝陽區(qū)北土城西路3號

    簡　　歷：

  • 教育背景

    北京師范大學博士，1988，理論物理專業(yè)

    中國科學技術大學學士，1982，物理專業(yè)

    工作簡歷

    2009年4 – 至今：研究員，博士生導師， 中國科學院微電子研究所，中國北京

    2000年-2009年：IBM半導體研究和開發(fā)中心(ＳＲＤＣ), 位于紐約的Hopewell Junction，提出了多項提高芯片性能的核心技術方案，其中包括雙應力薄膜（Dual Stress Liner）、應力近臨技術（stress proximity technique）、減薄柵極的應變ＭＯＳＦＥＴ等；較系統(tǒng)地研究了鍺和銻在SixGe1-x體系中的擴散現象，提出了新的數學模型及解析解法，并第一次給出了精確描述鍺和銻在SixGe1-x體系中擴散系數的公式。

    1998年-2000年：英特爾(Intel), 位于加利福尼亞州的Santa Clara，研究和開發(fā)極大規(guī)模集成電路和芯片制造工藝的建模與仿真軟件；開發(fā)模擬芯片制造工藝(CMOS, 半導體存儲器, 離子注入, 摻雜擴散, …)的軟件, 并用于模擬CMOS器件的生產制造過程； 指導公司與大學之間的研究合作工作。

    1996年-1998年：數字設備公司(DEC), 位于馬薩諸塞州的Hudson，研究和開發(fā)大規(guī)模集成電路和芯片制造工藝的模型與仿真；設計實驗并用于校準硼和磷的擴散模型;并應用這些模型來模擬亞微米CMOS器件的制造過程; 參與器件的工藝設計；指導公司與大學之間的研究計劃。

    1992年-1996年：伊利諾伊大學厄巴納-尚佩恩分校（UIUC）材料研究實驗室(MRL)，位于伊利諾伊州的Urbana-Champaign，用分子動力學研究納米粒子燒結過程的先驅之一； 第一次發(fā)現了納米粒子超快速燒結（幾十微微秒）的現象并給出了理論解釋。據不完全統(tǒng)計，此項工作他引達139次。

    1990年-1992年：美國阿貢國家實驗室(Argonne National Lab)材料科學部，位于伊利諾伊州的Argonne，用分子動力學研究離子注入，原子混合，和原子擴散現象。

    1988年-1990年：北京師范大學低能核物理研究所，北京，從事原子擴散，離子注入表面該性和核反應堆輻射損傷的理論物理研究。

    社會任職：

  • 中國科學院信息科技戰(zhàn)略研究組專家成員

    中國科學技術大學兼職教授

    CSTIC 2010 Symposium Co-Chair

    研究方向：

  • 納米器件及關鍵工藝基礎技術先導研究

    承擔科研項目情況：

  • 現擔任“22納米關鍵工藝技術先導研究與平臺建設”項目首席專家，該項目屬國家科技重大專項02專項“極大規(guī)模集成電路制造裝備及成套工藝”。

    代表論著：

  • 1) H. Zhu et al, “Improving yields of high performance 65 nm chips with sputtering top surface of dual stress liner,” VLSI 2007, pp180-181

    2) H. Zhu et al, “On the control of short channel effect for MOSFETs with reverse halo implantation” IEEE Electron Device Lett., vol. 28, no. 2, pp168-170, 2007。

    3）H. Zhu, “Modeling of impurity diffusion with vacancy-mechanism in diamond lattice and Si1-xGex,” Electrochemical Society Proceedings Volume 2004-07, pp. 923-934

    4) H. Zhu et al, “Structure and method to enhance stress in a channel of CMOS devices using a thin gate”, US Patent application number: US20060160317A1

    5) H. Zhu et al, “Structure and method for manufacturing planar SOI substrate with multiple orientations”, US7094634.

    6) H.S. Yang and H. Zhu, “Method and apparatus for increase strained effect in a transistor channel,” US7118999 and US7462915

    7) K. Lee and H. Zhu, “Method for slowing down dopant-enhanced diffusion in substrates and devices fabricated therefrom,” US7163867

    8) B. Doris et al, “Structure and method to enhance both nFET and pFET performance using different kinds of stressed layers,” US8008724B2

    9) H. Zhu and R. S. Averback, "Sintering processes of two nanoparticles: a study by molecular-dynamics simulations," Phil. Mag. Lett. 73, no.1, (1996): 27-33.

    10) H. Zhu et al, “Molecular-Dynamics simulations of a 10-keV cascade in beta-NiAl,” Philosophical Magazine A71 735-758, 1995

    專利申請：

    獲獎及榮譽：

  • 國家科技重大專項02專項2010年度“個人突出貢獻獎”；

    中科院微電子研究所最受學生喜愛的導師（2010-2011）；

    IBM全公司2007年度4名牽頭發(fā)明家(Leading Inventor)之一；

    IBM半導體研究和開發(fā)中心2008年度的發(fā)明大師（Master Inventor）；

    2項專利獲IBM杰出專利獎；

    獲得IBM公司發(fā)明成就獎51次；

    獲已授權美國專利190多件和發(fā)表科技論文50余篇。