最新精品国偷自产在线美女足_国产午夜精华无码网站_天天爱天天做狠狠久久做_国产片免费福利片永久_欧美国产成人精品一区二区三区

當(dāng)前位置 首頁 人才隊伍
  • 姓名: 趙野
  • 性別: 男
  • 職稱: 研究員
  • 職務(wù): 
  • 學(xué)歷: 博士
  • 電話: 010-82995569
  • 傳真: 
  • 電子郵件: zhaoye@ime.ac.cn
  • 所屬部門: 智能感知中心
  • 通訊地址: 北京市朝陽區(qū)北土城西路3號

    簡  歷:

  • 教育背景

    1996-2003:遼寧大學(xué) 本碩連讀

    2003-2006:東南大學(xué) 博士研究生

    工作簡歷

    200612-20074月,北方工業(yè)大學(xué),講師

    20074-至今,中國科學(xué)院微電子研究所,副研究員、研究員

    社會任職:

  •  

    研究方向:

  • 集成電路芯片設(shè)計方向:(1)低功耗SoC芯片設(shè)計(2)AI成像信號處理芯片設(shè)計

    承擔(dān)科研項目情況:

  • 1)中國科學(xué)院STS計劃“面向智能駕駛的汽車電子開放平臺建設(shè)與產(chǎn)業(yè)化”課題負責(zé)人

    2)國家重點研發(fā)計劃“新能源汽車重點專項”課題負責(zé)人

    3)國家重大科技專項“新型節(jié)能驅(qū)動與汽車電子芯片研發(fā)與產(chǎn)業(yè)化”課題負責(zé)人

    4)國家自然科學(xué)基金“極低待機功耗電源控制集成電路關(guān)鍵技術(shù)研究”課題負責(zé)人

    代表論著:

  • 發(fā)表論文三十余篇,其中近期論文: 

    [1] Mendi Zhang, Ye Zhao* et al. A 19 ps Precision and 170 M Samples/s Time-to-Digital Converter Implemented in FPGA with Online Calibration. Applied Sciences, 2022. 

    [2] Jiyun Tong, Ye Zhao* et al. A Low-Jitter Harmonic-Free All-Digital Delay-Locked Loop for Multi-Channel Vernier TDC. Sensors, 2021.  

    [3] Zhang Bo, Zhao Ye* et al. Design of phase-locked loop for interface circuit of resonant micro-cantilever beam. Transducer and Microsystem Technologies, 2021. 

    [4] Jie Yang, Ye Zhao* et al. A digital uncertainty-tolerant mismatch compensation method in a 17-channel counter-sampling based TDC architecture. ICCS2021, Chengdu. 

    [5] Tong Wang; Ye Zhao* et al. An Improved Markov Model for Impulsive Noise over Automotive Power Line Communication Network. ICTA2019, Chengdu.  

    [6] Tong Wang, Ye Zhao* et al. A battery monitoring IC with an isolated communication interface for electric vehicles. IEICE, 2018. 

    [7] Wang Tong, Zhao Ye* et al. Design of a chip for inductively coupling isolated communication. Journal of Hunan University (Natural Sciences), 2018.

    專利申請:

  •  

    獲獎及榮譽:

  • 12017年度中國科學(xué)院科技成果在北京轉(zhuǎn)移轉(zhuǎn)化先進團隊“科技成果轉(zhuǎn)化特等獎” 

    22020年度中國科學(xué)院“科技促進發(fā)展獎”