最新精品国偷自产在线美女足_国产午夜精华无码网站_天天爱天天做狠狠久久做_国产片免费福利片永久_欧美国产成人精品一区二区三区

當(dāng)前位置 首頁 人才隊伍
  • 姓名： 蔡小五
  • 性別： 男
  • 職稱： 正高級工程師
  • 職務(wù)： 
  • 學(xué)歷： 博士
  • 電話： 010-82995553
  • 傳真： 010-82995961
  • 電子郵件： caixiaowu@ime.ac.cn
  • 所屬部門： 硅器件與集成研發(fā)中心
  • 通訊地址： 北京市朝陽區(qū)北土城西路3號

    簡　　歷：

  • 教育背景

    2005.9-2008.6 中科院微電子研究所 微電子學(xué) 博士學(xué)位

    2002.9-2005.6 中科院上海技術(shù)物理研究所 微電子學(xué) 碩士學(xué)位

    1998.9-2002.6 河南大學(xué)物理與電子學(xué)院         物理學(xué) 學(xué)士學(xué)位

    工作簡歷

    2008.8-2015.10 香港應(yīng)用科技研究院（ASTRI） 高級工程師

    2015.10-2016.11 香港應(yīng)用科技研究院（ASTRI） 主任工程師

    2016.11-今 中國科學(xué)院微電子研究所 博士生導(dǎo)師、研究員級高工

    社會任職：

  • IEEE Member

    國家自然科學(xué)基金項目評議人、國家博士后基金項目評議人

    期刊《半導(dǎo)體學(xué)報》、《IEEE Electron Device Letters》、《IEEE Transactions on Electron Devices》審稿人

    2017、2018年北京微電子研究生學(xué)術(shù)論壇技術(shù)委員會委員

    研究方向：

  • 1.智能功率集成電路（Smart Power IC）設(shè)計

    2.智能高邊功率開關(guān)（Smart High-Side Power Switch）、智能低邊功率開關(guān)（Smart Low- Side Power Switch）集成電路設(shè)計

    3.體硅和SOI 高壓半橋驅(qū)動電路設(shè)計、低邊驅(qū)動電路設(shè)計

    4.體硅BCD和SOI BCD工藝研究

    5.功率器件VDMOS設(shè)計

    6.集成電路ESD保護(hù)設(shè)計

    承擔(dān)科研項目情況：

  • 負(fù)責(zé)或參與了多項重要國家科技項目，國家自然科學(xué)基金委青年項目，中科院微電子研究所“所長基金項目，香港創(chuàng)新科技署3項種子項目、3項平臺項目和1項企業(yè)合作項目。

    代表論著：

  • 1.        Xiaowu Cai, Beiping Yan, XiaoHuo, “An area efficient clamp based on transmission gate feedback for power rail ESD protection”, IEEE Electron Device Letters, 2015,36(7):639-641.

    2.        Xiaowu Cai, Junxiu Wei, Chao Liang, Zhe Gao, Chuan Lv. Investigation of high voltage SCR-LDMOS ESD device for 150V SOI BCD process. Microelectronics Reliability.2013,53(6):861-866

    3.        Cai Xiaowu, Wei Junxiu, Gao zhe, Liang Chao,Lv Chuan, Lv Kai. “Analysis of the area efficient transmission gate power clamp in 65nm CMOS process” ICSICT 2016.

    4.        Cai Xiaowu, Wei Junxiu, Gao zhe, Liang Chao,Lv Chuan, Lv Kai. “A SCR-LDMOS ESD Device for 150V HV SOI BCD Process” ICSICT 2016.

    5.        Xiaowu Cai, Yan Beiping, Han Xiaoyong, “Investigation of ESD second breakdown TCAD simulation” the 10th International Conference on Solid-State and Integrated Circuit Technology Proceeding 2010. IEEE PRESS. On page(s): 1665 – 1667

    6.        Xiaowu Cai ，Chaohe Hai，“Study of Body Contact of Partial Depleted SOI NMOS Device”，the 8th International Conference on Solid-State and Integrated Circuit Technology Proceeding 2006. IEEE PRESS. On page(s): 212 - 214

    7.        蔡小五，海潮和，王立新，陸江，“新型低壓超結(jié)功率VDMOS器件數(shù)值模擬”，功能材料與器件，Vol.13, No.5, 2007,10

    8.        蔡小五，周華杰，海潮和，“新型多柵全耗盡SOI器件研究進(jìn)展”，電子器件，Vol. 30 , No. 3, 2007,6

    9.        蔡小五，馬斌，梁平治,“微機械非制冷紅外熱電堆探測器”，紅外技術(shù)，Vol.27,No.1, 2005,1

    10.      蔡小五，海潮和，王立新，郭天雷，趙發(fā)展，劉剛，“SOI薄膜全耗盡積累型PMOS器件研究”，第七屆全國SOI技術(shù)研討會,2007

    11.      蔡小五, 韓鄭生，馬斌，梁平治，“微機械非制冷紅外熱電堆探測器的研制”，第十四屆全國半導(dǎo)體集成電路、硅材料學(xué)術(shù)會議,2005

    12.      Zhe Gao*, Xiaowu Cai, Chuan Lv, Chao Liang: Analysis on vulnerability of power grid based on electrical betweenness with information entropy. CCC2014:2727-2731.

    13.      Yi Song*, Qiuxia Xu, Huajie Zhou, Xiaowu Cai. Design and optimization considerations for bulk gate all around nano-wire MOSFETs. Semiconductor Science and Technology 2009, 24(10):1-7.

    14.      Hui Wang, Tongwei Li, Zhenlong Lv, Weiwei Ju, Xiaoyan Zhao, Xiaowu Cai,Han Han, Lattice vibrational spectra of double-helix LiP. EPL, 105 (2014) 16001

    專利申請：

  • 美國專利

    1. Xiaowu Cai, Beiping Yan，et al. “NMOS based feedback power clamp for on chip ESD protection”, US Patent, US8369054, 2013.2.5.

    2.  Xiaowu Cai, Beiping Yan，et al. “Area-efficient clamp for power ring ESD protection using a transmission gate”, US Patent, US9356442 B2, 2016.05.31.

    3. Xiaowu Cai, Beiping Yan, Huo Xiao. “ESD Power clamp for SOI and FinFET processes lacking parasitic ESD Diode” US Patent, US 9305916B1 , 2016.04.05.

    4. Xiaowu Cai, Beiping Yan, Zhongzi Chen. “l(fā)ateral-diode, vertical-SCR hybrid structure for high-level ESD protection”, US Patent, US 9640523 B2, 2017.05.02.

    5. Xiao Huo, Beiping Yan, Zhongzi Chen, Xiaowu Cai. “Digital-to-Analog Converter (DAC) Current Cell with Shadow Differential Transistors for Output Impedance Compensation”,US Patent, US8643520 B1,2014.02.04.

    6.Zhongzi Chen, Beiping Yan, Xiao Huo, Xiaowu_Cai. “Phase-to-Amplitude Converter for Direct Digital Synthesizer (DSS) with Reduced AND and Reconstructed ADD Logic Arrays”, US Patent, US0222882, 2014.08.07.

    7. Xiao Huo, Beiping Yan, Xiaowu Cai. “Electro-Static-Discharge (ESD) Protection Structure With Stacked Implant Junction Transistor and Parallel Resistor and Diode Paths to Lower Trigger Voltage and Raise Holding Voltage”, US Patent, US9054521, 2015.06.09.

    中國專利：

    1.   蔡小五，劉海南等，“一種SOI功率開關(guān)的ESD保護(hù)器件”，申請?zhí)枺?01910010757.1，2019/01/07

    2.   蔡小五，趙發(fā)展等，“用于功率集成電路輸出LDMOS器件保護(hù)的雙向ESD結(jié)構(gòu)”，申請?zhí)枺?01811066380.3，2018/09/13

    3.   蔡小五，趙發(fā)展等，“一種具有高維持電壓的LDMOS結(jié)構(gòu)的ESD保護(hù)器件”，申請?zhí)枺?01821494772.5，2018/09/13

    4.   蔡小五，趙發(fā)展等， 一種雙向觸發(fā)的LDMOS結(jié)構(gòu)的ESD保護(hù)器件，申請?zhí)枺?01821494886.X，2018/09/13

    5.   蔡小五，羅家俊等，“一種ESD鉗位電路及集成電路”，申請?zhí)枺?01711008522.6, 2017/10/25

    6.   蔡小五，羅家俊等，“一種晶體管、鉗位電路及集成電路”，申請?zhí)枺?201710874226.8, 2017/9/25

    7.   蔡小五，羅家俊等，“一種晶體管、鉗位電路及集成電路”，申請?zhí)枺?201710875844.4, 2017/9/25

    8.   蔡小五，羅家俊等，“一種晶體管、鉗位電路及集成電路”，申請?zhí)枺?201710875851.4,2017/9/25.

    9.   蔡小五，魏俊秀，高哲等，“一種NMOS低壓觸發(fā)的雙向SCR結(jié)構(gòu)”， 申請?zhí)枺?016110773683, 2016.11

    10. 蔡小五，魏俊秀，高哲等，“一種用于ESD保護(hù)的雙向SCR結(jié)構(gòu)”， 申請?zhí)枺?016110773626, 2016.11

    11. 蔡小五，魏俊秀，高哲等，“一種用于ESD保護(hù)的低壓觸發(fā)雙向SCR結(jié)構(gòu)” 申請?zhí)枺?016110773645, 2016.11

    12. 蔡小五，魏俊秀，高哲等，“一種用于ESD保護(hù)的雙向縱向NPN結(jié)構(gòu)”, 申請?zhí)枺?016110773630, 2016.11

    13. 蔡小五,嚴(yán)北平,陳中子.“用于高HBM ESD保護(hù)能力的橫向二極管和垂直SCR混合結(jié)構(gòu)”, 申請?zhí)枺?01580001641.1 ，2015.09.25，公開號105556667A, 2016.5.4

    14. 蔡小五,呂川, 高哲等, “用于集成電路的靜電放電電源鉗制電路及其控制方法” ，申請?zhí)枺?01410664096.1 ，2014-11-20. 公開號：104362606A， 2015.02.18

    15. 閆明，魏俊秀等，“分?jǐn)?shù)階全局滑?；ヂ?lián)網(wǎng)擁塞控制方法”，申請?zhí)枺?01310287359.7，申請公布號 CN103354526 A 2013.10

    16. 代萌（SMIC），蔡小五，張莉菲（SMIC），甘正浩（SMIC），俞少峰（SMIC）. “靜電防護(hù)電路”, 申請?zhí)枺?01310231677.1，2013.06.09 ，公開號：104242280A , 2014.12.24 ， （與SMIC合作申請）

    17.  蔡小五，趙發(fā)展，海潮和，陸江，王立新，“VDMOS開啟電壓遠(yuǎn)程在線測試系統(tǒng)”。中國專利。申請?zhí)枺?200710179370.6公開號：CN200710179370.6.

    18.  蔡小五,嚴(yán)北平,霍曉. “一種絕緣體上硅SOI的ESD保護(hù)電路”, 公開號,104835816A, 2015.08.12. 授權(quán)號：CN 104835816B 2017.09.08

    19.  蔡小五,嚴(yán)北平,霍曉. “一種使用傳輸門的電源鉗位ESD保護(hù)電路”, 公開號, 104283198A, 2015.01.14. 授權(quán)號： 104283198B 2017.04.12

    20.  蔡小五 高哲 呂川 魏俊秀 閆明 梁超 劉興輝, “集成電路高壓兼容靜電放電的電源鉗制電路”, 申請?zhí)枺?01410663954.0 ，2014-11-20，公開號：104332976A，2015.02.04，授權(quán)號：104332976B，2017.05.17

    21.  蔡小五，魏俊秀，呂川，高哲，梁超，閆明，劉興輝，“用于集成電路的靜電放電觸發(fā)電路”，申請?zhí)枺?01420697453.X ，2014-11-20 ，公開授權(quán)號：204180038U，2015.02.25，

    22.  蔡小五,高哲,閆明等, “采用雙通道技術(shù)的用于電源和地之間ESD保護(hù)的Power Clamp” 申請?zhí)枺?01310477495.2 公開號:CN103515944A, 授權(quán)公告號: 103515944B,2017.1.12

    23.  蔡小五,魏俊秀,呂川等，“PMOS嵌入的低壓觸發(fā)用于ESD保護(hù)的SCR器件”，2012,中國專利，申請?zhí)枺?01210523149.9公開號:CN103094278A，授權(quán)公告號103094278 B. 2016.1.20

    24.  蔡小五,劉興輝,魏俊秀等. “Native NMOS低壓觸發(fā)的用于ESD保護(hù)的SCR器件”,公開號:103178105A，授權(quán)公告號103178105B. 2015.7.8

    25.  蔡小五，魏俊秀，梁超等，“一種用于ESD保護(hù)的低壓觸發(fā)SCR器件”, 公開號：CN102938403A，授權(quán)公告號:102938403B. 2015.5.6

    26.  蔡小五，嚴(yán)北平等.“一個基于NMOS反饋用于芯片上電源箝位ESD保護(hù)電路”,公開號：CN201010222713.4，授權(quán)公告號：ZL201010222713.4. 2013.6.12

    27.  蔡小五，海潮和等，“制備超結(jié)VDMOS器件的方法”，公開號：CN200810057881.5 授權(quán)公告號:101515547B. 2011.2.16

    28.  霍曉 ,嚴(yán)北平, 蔡小五, “一種有低觸發(fā)電壓和高保持電壓的ESD保護(hù)結(jié)構(gòu)”, 授權(quán)公告號:103560126A. 2016.9.28

    29.  霍曉，嚴(yán)北平，陳中子，蔡小五，“具有輸出阻抗補償輔助差分晶體管的數(shù)模轉(zhuǎn)換器電流單元”，申請?zhí)枺?01310048122.3申請公布號：CN103312326 A. 公告號: 103312326B. 2016.06.29

    30.  陳中子，嚴(yán)北平，霍曉，蔡小五，“具有簡化AND和重建ADD邏輯陣列的直接數(shù)字頻率合成器”，申請?zhí)枺?01310226152.9，申請公布號 CN103346791 A 授權(quán)公告號: 103346791B. 2015.11.04

    獲獎及榮譽：

  • 2018年度優(yōu)秀員工