| 專(zhuān)利名稱(chēng): | 高匹配低功耗低噪聲CDS電路結(jié)構(gòu) |
| 專(zhuān)利類(lèi)別: | |
| 申請(qǐng)?zhí)?/strong>: | 200310116352.5 |
| 申請(qǐng)日期: | 2003-11-19 |
| 專(zhuān)利號(hào): | CN1619945 |
| 第一發(fā)明人: | 金湘亮 陳杰 仇玉林 |
| 其它發(fā)明人: | |
| 國(guó)外申請(qǐng)日期: | |
| 國(guó)外申請(qǐng)方式: | |
| 專(zhuān)利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實(shí)施情況: | |
| 專(zhuān)利證書(shū)號(hào): | |
| 專(zhuān)利摘要: | 一種高匹配低功耗低噪聲CDS電路結(jié)構(gòu)，包括：兩個(gè)取樣開(kāi)關(guān)晶體管M2、M3，是用來(lái)提高信號(hào)擺幅降低功耗，其漏極相連接并接輸入端1；一個(gè)列偏置晶體管M1，其漏極接兩個(gè)取樣開(kāi)關(guān)用P型MOS晶體管M2、M3的柵極；兩個(gè)晶體管M4、M5，其源極相連接，一晶體管M4的柵極接晶體管M2的柵極，一晶體管M5的漏極接晶體管M3的柵極；兩個(gè)電容C1、C2，分別與晶體管M4、M5的柵極和漏極相連接；一對(duì)列跟隨晶體管M8、M9，其源極分別接電容C1、C2，晶體管M9的漏極是輸出端16，晶體管M8的漏極是輸出端17；一對(duì)列選通晶體管M6、M7，其源極相接，柵極相接，晶體管M6的漏極與晶體管M8的柵極相接，晶體管M7的漏極與晶體管M9的柵極相接。 |
| 其它備注: | |
科研產(chǎn)出