| 專利名稱: | CMOS工藝中射頻信號(hào)的集成靜電釋放保護(hù)電路 |
| 專利類別: | |
| 申請(qǐng)?zhí)?/strong>: | 200610001710.1 |
| 申請(qǐng)日期: | 2006-01-23 |
| 專利號(hào): | CN101009277 |
| 第一發(fā)明人: | 郭慧民 陳 杰 |
| 其它發(fā)明人: | |
| 國(guó)外申請(qǐng)日期: | |
| 國(guó)外申請(qǐng)方式: | |
| 專利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實(shí)施情況: | |
| 專利證書號(hào): | |
| 專利摘要: | 本發(fā)明屬于微電子學(xué)與固體電子學(xué)領(lǐng)域的超大規(guī)模集成電路設(shè)計(jì)， 是一種CMOS工藝中實(shí)現(xiàn)射頻信號(hào)的集成靜電釋放保護(hù)電路。其中的靜 電釋放保護(hù)電路可采用傳統(tǒng)的靜電保護(hù)電路實(shí)現(xiàn)，設(shè)計(jì)中將由靜電釋放 保護(hù)電路帶來(lái)的寄生電容統(tǒng)一考慮在輸入匹配電路中，由焊盤和靜電釋 放保護(hù)電路引起的寄生電容，用于阻抗匹配的片上電容和片上電感共同 構(gòu)成匹配網(wǎng)絡(luò)，從而同時(shí)實(shí)現(xiàn)ESD保護(hù)電路和輸入輸出阻抗匹配。阻抗 匹配電路中的電容和電感由片上電容和電感實(shí)現(xiàn)。這種將靜電釋放保護(hù) 電路和阻抗匹配集成在一起設(shè)計(jì)的方法可以很大程度的降低靜電釋放保 護(hù)電路對(duì)射頻信號(hào)的影響。 |
| 其它備注: | |
科研產(chǎn)出