| 專利名稱: | 一種用負(fù)性電子抗蝕劑制備納米電極的方法 |
| 專利類別: | |
| 申請(qǐng)?zhí)?/strong>: | 200610003531.1 |
| 申請(qǐng)日期: | 2006-02-09 |
| 專利號(hào): | CN101017778 |
| 第一發(fā)明人: | 龍世兵 劉 明 陳寶欽 |
| 其它發(fā)明人: | |
| 國(guó)外申請(qǐng)日期: | |
| 國(guó)外申請(qǐng)方式: | |
| 專利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實(shí)施情況: | |
| 專利證書號(hào): | |
| 專利摘要: | 一種采用負(fù)性電子抗蝕劑制備納米電極的方法。本發(fā)明的主要特征 是利用電子束光刻(EBL)在各種襯底上獲得間距為納米尺度的一對(duì)或一 組負(fù)性電子抗蝕劑凸立圖形，再用刻蝕工藝制備各種材料的納米電極。 其主要步驟包括：在絕緣襯底上生長(zhǎng)導(dǎo)電性好的金屬或半導(dǎo)體導(dǎo)電層； 涂敷負(fù)性電子抗蝕劑；前烘；電子束直寫曝光；顯影；定影；刻蝕；去 膠。采用這種方法制備的納米電極的間距可達(dá)到20-100nm，可用于制 作各種量子點(diǎn)器件、納米線、納米管器件、單電子器件等多種器件或電 路。這種方法具有工藝步驟少、簡(jiǎn)單、穩(wěn)定可靠、用途多、能與傳統(tǒng)CMOS 工藝兼容的優(yōu)點(diǎn)。 |
| 其它備注: | |
科研產(chǎn)出