| 專利名稱: | 遵循IEEE1149.1協(xié)議的通用測試IP方法 |
| 專利類別: | |
| 申請?zhí)?/strong>: | 200610012047.5 |
| 申請日期: | 2006-05-31 |
| 專利號: | CN101083507 |
| 第一發(fā)明人: | 吳 斌 周玉梅 黑 勇 |
| 其它發(fā)明人: | |
| 國外申請日期: | |
| 國外申請方式: | |
| 專利授權(quán)日期: | |
| 繳費情況: | |
| 實施情況: | |
| 專利證書號: | |
| 專利摘要: | 本發(fā)明涉及超大規(guī)模集成電路技術(shù)領(lǐng)域，是一種遵循IEEE1149.1協(xié) 議的通用測試IP的設(shè)計方法。根據(jù)IEEE1149.1協(xié)議對JTAG電路的規(guī)范 要求，設(shè)計一個完整的測試IP體系結(jié)構(gòu)，測試IP包括一套參數(shù)化的標 準測試控制邏輯庫，可擴展測試邏輯功能庫，可配置IO邏輯功能庫，并 設(shè)計自動測試矢量庫，所設(shè)計的參數(shù)化功能庫和所提出的參數(shù)化配置方 法，實現(xiàn)對符合IEEE1149.1協(xié)議的不同ASIC電路進行相關(guān)基本和擴展 功能測試。本發(fā)明方法對遵循IEEE1149.1協(xié)議的ASIC電路進行測試具 有測試成本低廉，使用維護方便，測試對象廣泛，輔助分析透明直觀等 特點，具有良好的推廣和使用價值。 |
| 其它備注: | |
科研產(chǎn)出