專利名稱: | 一種納米級(jí)庫(kù)侖島結(jié)構(gòu)的制備方法 |
專利類別: | |
申請(qǐng)?zhí)?/strong>: | 200610012129.X |
申請(qǐng)日期: | 2006-06-07 |
專利號(hào): | CN101086966 |
第一發(fā)明人: | 龍世兵 陳杰智 李志剛 劉 明 陳寶欽 |
其它發(fā)明人: | |
國(guó)外申請(qǐng)日期: | |
國(guó)外申請(qǐng)方式: | |
專利授權(quán)日期: | |
繳費(fèi)情況: | |
實(shí)施情況: | |
專利證書號(hào): | |
專利摘要: | 本發(fā)明公開了一種納米級(jí)庫(kù)侖島結(jié)構(gòu)的制備方法,包括:A.在襯底 的導(dǎo)電層上涂敷電子抗蝕劑;B.對(duì)涂敷的電子抗蝕劑進(jìn)行前烘;C.對(duì)電 子抗蝕劑進(jìn)行電子束直寫曝光;D.對(duì)曝光后的抗蝕劑進(jìn)行顯影;E.對(duì)顯 影后的電子抗蝕劑進(jìn)行定影;F.將定影后的電子抗蝕劑作為掩??涛g導(dǎo) 電層,在導(dǎo)電層上得到納米級(jí)的庫(kù)侖島結(jié)構(gòu);G.對(duì)得到的庫(kù)侖島結(jié)構(gòu)進(jìn) 行去膠和高溫干氧氧化處理,得到更小尺寸的納米級(jí)庫(kù)侖島結(jié)構(gòu)。利用本 發(fā)明,簡(jiǎn)化了制備工藝,降低了制備成本,提高了制備效率,并提高了制 備庫(kù)侖島結(jié)構(gòu)的可靠性。本發(fā)明提供的制備方法具有與傳統(tǒng)CMOS工藝兼 容的優(yōu)點(diǎn),有利于本發(fā)明的廣泛推廣和應(yīng)用。 |
其它備注: | |
科研產(chǎn)出