| 專利名稱: | 一種實(shí)現(xiàn)主處理器與協(xié)處理器接口與互連的系統(tǒng)及方法 |
| 專利類別: | |
| 申請(qǐng)?zhí)?/strong>: | 200610089453.1 |
| 申請(qǐng)日期: | 2006-06-28 |
| 專利號(hào): | CN101097559 |
| 第一發(fā)明人: | 高 健 陳 杰 周 莉 劉 洋 馬 旭 |
| 其它發(fā)明人: | |
| 國外申請(qǐng)日期: | |
| 國外申請(qǐng)方式: | |
| 專利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實(shí)施情況: | |
| 專利證書號(hào): | |
| 專利摘要: | 本發(fā)明公開了一種實(shí)現(xiàn)主處理器與協(xié)處理器接口與互連的系統(tǒng)，包括 主處理器、至少一個(gè)協(xié)處理器、雙端口數(shù)據(jù)存儲(chǔ)器、主處理器數(shù)據(jù)總線、 協(xié)處理器數(shù)據(jù)總線、至少一個(gè)命令字寄存器和至少一個(gè)狀態(tài)字寄存器。本 發(fā)明還公開了一種實(shí)現(xiàn)主處理器與協(xié)處理器接口與互連的方法，包括：A. 主處理器將需傳遞給協(xié)處理器的數(shù)據(jù)寫入雙端口數(shù)據(jù)存儲(chǔ)器中的指定存 儲(chǔ)區(qū)域，并向協(xié)處理器發(fā)送協(xié)處理器啟動(dòng)指令；B.協(xié)處理器接收到啟動(dòng) 指令后向主處理器返回命令接收狀態(tài)字，訪問雙端口數(shù)據(jù)存儲(chǔ)器中的指定 存儲(chǔ)區(qū)域獲取主處理器寫入的數(shù)據(jù)，執(zhí)行啟動(dòng)指令中定義的操作；C.協(xié) 處理器完成指令中定義的操作后向主處理器返回命令完成狀態(tài)字，主處理 器獲取協(xié)處理器的執(zhí)行結(jié)果。 |
| 其它備注: | |
科研產(chǎn)出