| 專利名稱: | 一種高擊穿電壓絕緣體上硅器件結(jié)構(gòu)及其制備方法 |
| 專利類別: | |
| 申請?zhí)?/strong>: | 200610104117.X |
| 申請日期: | 2006-07-31 |
| 專利號: | CN101118924 |
| 第一發(fā)明人: | 畢津順 吳俊峰 海潮和 韓鄭生 |
| 其它發(fā)明人: | |
| 國外申請日期: | |
| 國外申請方式: | |
| 專利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實(shí)施情況: | |
| 專利證書號: | |
| 專利摘要: | 本發(fā)明公開了一種高擊穿電壓SOI器件結(jié)構(gòu)，包括SOI襯底(3)，埋 氧層(2)，形成在SOI頂層硅膜(1)內(nèi)的晶體管，所述晶體管包括柵電 極(30)，柵氧化層(31)，漏電極(10)，源電極(50)背柵溝道(60)， 以及位于漏電極(10)與源電極(50)之間且位于背柵溝道(60)兩側(cè)的 體區(qū)(53)。本發(fā)明同時(shí)公開了一種高擊穿電壓SOI器件結(jié)構(gòu)的制備方法。 利用本發(fā)明，有效地提高了SOI器件的擊穿電壓，同時(shí)不明顯增大SOI 器件背柵溝道漏電流，保持SOI器件良好的背柵特性，而且該高擊穿電壓 SOI器件結(jié)構(gòu)的制備工藝與通常CMOS工藝兼容，適用于商業(yè)化生產(chǎn)，非 常有利于本發(fā)明的推廣和應(yīng)用。 |
| 其它備注: | |
科研產(chǎn)出