| 專(zhuān)利名稱(chēng): | 三維CMOS與分子開(kāi)關(guān)器件的混合集成電路結(jié)構(gòu)的制備方法 |
| 專(zhuān)利類(lèi)別: | |
| 申請(qǐng)?zhí)?/strong>: | 200710176933.6 |
| 申請(qǐng)日期: | 2007-11-07 |
| 專(zhuān)利號(hào): | CN101431032 |
| 第一發(fā)明人: | 涂德鈺 劉 明 王 慰 商立偉 謝常青 |
| 其它發(fā)明人: | |
| 國(guó)外申請(qǐng)日期: | |
| 國(guó)外申請(qǐng)方式: | |
| 專(zhuān)利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實(shí)施情況: | |
| 專(zhuān)利證書(shū)號(hào): | |
| 專(zhuān)利摘要: | 本發(fā)明公開(kāi)了一種三維CMOS與分子開(kāi)關(guān)器件的混合集成電路結(jié)構(gòu) 的制備方法，包括：在基片制備標(biāo)準(zhǔn)的CMOS器件；在該CMOS器件上 覆蓋一層鈍化層；對(duì)該鈍化層進(jìn)行光刻、刻蝕形成通孔；沉積金屬填充通 孔，化學(xué)機(jī)械打磨將多余金屬層去除，留下通孔中金屬形成互連；在得到 的器件表面制備分子開(kāi)關(guān)器件金屬電極，通過(guò)通孔與CMOS器件互連，作 為底層芯片；在該底層芯片上淀積具有電雙穩(wěn)態(tài)開(kāi)關(guān)特性分子薄膜；重復(fù) 上述步驟制備頂層芯片；按分子開(kāi)關(guān)器件上下兩組金屬電極交叉成一定角 度，將頂層芯片倒扣，連接在底層芯片上。利用本發(fā)明避免了不在同一 平面上的通孔與上下電極的影響，同時(shí)將電路集成度提高了一倍，具有較 高的創(chuàng)新意義及實(shí)用價(jià)值。 |
| 其它備注: | |
科研產(chǎn)出