| 專利名稱: | 三維CMOS與分子開關(guān)器件的混合集成電路結(jié)構(gòu) |
| 專利類別: | |
| 申請(qǐng)?zhí)?/strong>: | 200710176934.0 |
| 申請(qǐng)日期: | 2007-11-07 |
| 專利號(hào): | CN101431070 |
| 第一發(fā)明人: | 涂德鈺 劉 明 王 慰 商立偉 謝常青 |
| 其它發(fā)明人: | |
| 國(guó)外申請(qǐng)日期: | |
| 國(guó)外申請(qǐng)方式: | |
| 專利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實(shí)施情況: | |
| 專利證書號(hào): | |
| 專利摘要: | 本發(fā)明涉及微電子學(xué)與分子電子學(xué)中的納米電路結(jié)構(gòu)技術(shù)領(lǐng)域，公開 了一種三維CMOS與分子開關(guān)器件的混合集成電路結(jié)構(gòu)，該結(jié)構(gòu)從上至下 依次由頂層CMOS器件、分子開關(guān)器件和底層CMOS器件連接而成；所 述頂層CMOS器件通過通孔與分子開關(guān)器件上電極連接，底層CMOS器 件通過通孔與分子開關(guān)器件下電極連接，所述頂層CMOS器件與底層 CMOS器件鍵合連接在一起。利用本發(fā)明，避免了不在同一平面上的通孔 與上下電極的影響，同時(shí)將電路集成度提高了一倍，具有較高的創(chuàng)新意義 及實(shí)用價(jià)值。 |
| 其它備注: | |
科研產(chǎn)出