| 專利名稱: | 一種集成電路版圖結(jié)構(gòu)及其制造方法 |
| 專利類別: | |
| 申請?zhí)?/strong>: | 200810224782.1 |
| 申請日期: | 2008-12-26 |
| 專利號: | CN101447473 |
| 第一發(fā)明人: | 阮文彪 陳 嵐 李志剛 |
| 其它發(fā)明人: | |
| 國外申請日期: | |
| 國外申請方式: | |
| 專利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實(shí)施情況: | |
| 專利證書號: | |
| 專利摘要: | 本發(fā)明涉及集成電路制造工藝和版圖設(shè)計(jì)技術(shù)領(lǐng)域的一種集成電路版圖結(jié) 構(gòu)及其制造方法。為了解決現(xiàn)有技術(shù)中化學(xué)機(jī)械研磨后集成電路版圖細(xì)線區(qū)銅 金屬殘留的問題，本發(fā)明提供一種集成電路版圖結(jié)構(gòu)及其制備方法，通過增加 細(xì)線區(qū)線間距，使細(xì)線區(qū)的銅生長厚度下降，不同結(jié)構(gòu)銅生長比較均勻，從而 減輕了化學(xué)機(jī)械研磨的負(fù)擔(dān)，提高平坦化能力，避免細(xì)線區(qū)產(chǎn)生的熱點(diǎn)問題， 提高了產(chǎn)品的良率。 |
| 其它備注: | |
科研產(chǎn)出