| 專利名稱: | 一種頻率合成器芯片版圖結(jié)構(gòu) |
| 專利類別: | |
| 申請?zhí)?/strong>: | 200910303374.X |
| 申請日期: | 2009-06-18 |
| 專利號: | CN101587509 |
| 第一發(fā)明人: | 郭桂良 閻躍鵬 杜占坤 |
| 其它發(fā)明人: | |
| 國外申請日期: | |
| 國外申請方式: | |
| 專利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實(shí)施情況: | |
| 專利證書號: | |
| 專利摘要: | 本發(fā)明公開了一種頻率合成器芯片版圖結(jié)構(gòu)，屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域。所述頻率合 成器芯片版圖由第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)、第四版圖區(qū)、第五版圖區(qū)和第六版 圖區(qū)組成；第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)、第四版圖區(qū)和第五版圖區(qū)位于頻率合成 器芯片版圖的中央；第一版圖區(qū)與第二版圖區(qū)相連，第二版圖區(qū)與第五版圖區(qū)相連，第二版 圖區(qū)與第四版圖區(qū)相連，第四版圖區(qū)與第三版圖區(qū)相連，第四版圖區(qū)與第五版圖區(qū)相連；第 六版圖區(qū)平均分布在頻率合成器芯片版圖的四周和四個(gè)角上。本發(fā)明頻率合成器芯片各個(gè)版 圖區(qū)布局固定，位置布局合理，優(yōu)化了頻率合成器芯片的設(shè)計(jì)，從而減小了數(shù)字噪聲對模擬 /射頻電路的干擾，使數(shù)字模擬信號不互相干擾。 |
| 其它備注: | |
科研產(chǎn)出