| 專(zhuān)利名稱: | 一種異步數(shù)據(jù)通路平均性能分析方法 |
| 專(zhuān)利類(lèi)別: | |
| 申請(qǐng)?zhí)?/strong>: | 200410002011.X |
| 申請(qǐng)日期: | 2004-01-09 |
| 專(zhuān)利號(hào): | CN1641647 |
| 第一發(fā)明人: | 趙冰 黑勇 仇玉林 |
| 其它發(fā)明人: | |
| 國(guó)外申請(qǐng)日期: | |
| 國(guó)外申請(qǐng)方式: | |
| 專(zhuān)利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實(shí)施情況: | |
| 專(zhuān)利證書(shū)號(hào): | |
| 專(zhuān)利摘要: | 一種異步數(shù)據(jù)通路平均性能分析方法，包括如下步驟：首先根據(jù)數(shù)據(jù)通路單元的輸入數(shù)據(jù)集分析不同輸入數(shù)據(jù)對(duì)異步集成電路產(chǎn)生的影響，進(jìn)行分類(lèi)，要求每種類(lèi)型擁有相似的延遲；對(duì)于每種類(lèi)型，結(jié)合數(shù)據(jù)通路單元的電路網(wǎng)表和工藝模型，使用SPICE進(jìn)行仿真，得到這種數(shù)據(jù)類(lèi)型下的典型延遲；根據(jù)輸入數(shù)據(jù)的分類(lèi)和每種類(lèi)型的典型延遲，構(gòu)建多延遲模型；對(duì)數(shù)據(jù)通路的輸入數(shù)據(jù)集進(jìn)行統(tǒng)計(jì)分析，得到典型的數(shù)據(jù)結(jié)構(gòu)，并用VHDL描述子系統(tǒng)及其激勵(lì)；利用多延遲模型和用VHDL描述的子系統(tǒng)及其激勵(lì)共同輸入VHDL仿真器對(duì)整個(gè)數(shù)據(jù)通路進(jìn)行仿真，從而得到整個(gè)數(shù)據(jù)通路的典型響應(yīng)時(shí)間，最后得到異步數(shù)據(jù)通路的平均性能。 |
| 其它備注: | |
科研產(chǎn)出