| 專利名稱: | 一種基于靜態(tài)隨機(jī)存儲器的快速綜合設(shè)計方法 |
| 專利類別: | |
| 申請?zhí)?/strong>: | 200410083804.9 |
| 申請日期: | 2004-10-18 |
| 專利號: | CN1763928 |
| 第一發(fā)明人: | 張 鋒 周玉梅 黃令儀 |
| 其它發(fā)明人: | |
| 國外申請日期: | |
| 國外申請方式: | |
| 專利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實施情況: | |
| 專利證書號: | |
| 專利摘要: | 本發(fā)明涉及半導(dǎo)體存儲器技術(shù)領(lǐng)域，特別是一種基于靜態(tài)隨機(jī)存儲 器(SRAM)的快速綜合設(shè)計方法。SRAM的快速綜合設(shè)計方法，它主 要分三個操作步驟：首先，與常規(guī)的SRAM全定制設(shè)計方法相同，它最 初進(jìn)行SRAM的結(jié)構(gòu)以及晶體管級的電路設(shè)計；其次，在常規(guī)的設(shè)計方 法中，通常對整個版圖進(jìn)行設(shè)計與驗證，而這種可綜合的方法與之不同， 它是根據(jù)電路的特點先把電路分為重復(fù)單元與非重復(fù)單元兩類，然后對 這兩類電路分別進(jìn)行版圖的繪制和驗證，對于重復(fù)的單元只需要對最小 的單元進(jìn)行設(shè)計與驗證即可；最后，采用綜合的技術(shù)實現(xiàn)整個電路網(wǎng)表 的整合，這個網(wǎng)表便是后仿真所需的電路網(wǎng)表。 |
| 其它備注: | |
科研產(chǎn)出