| 專利名稱: | 一種多處理器芯片的二維方格布局結(jié)構(gòu) |
| 專利類別: | |
| 申請?zhí)?/strong>: | 200510130692.2 |
| 申請日期: | 2005-12-21 |
| 專利號: | CN1987871 |
| 第一發(fā)明人: | 周朝顯 陳 杰 |
| 其它發(fā)明人: | |
| 國外申請日期: | |
| 國外申請方式: | |
| 專利授權(quán)日期: | |
| 繳費情況: | |
| 實施情況: | |
| 專利證書號: | |
| 專利摘要: | 本發(fā)明屬于處理器技術(shù)領(lǐng)域，是一種多處理器芯片的二維方格布局 結(jié)構(gòu)?；痉桨甘?，使用同樣布局形狀(長和寬)的處理器核，拼成具 有二維方格布局結(jié)構(gòu)的多處理器，每個處理器核在縱橫兩個方向上擁有 4個相鄰的處理器核，在處理器核和其相鄰的處理器核的共同邊界上， 有數(shù)據(jù)傳輸端口和相互控制端口相連，負責(zé)二者之間數(shù)據(jù)傳輸和相互控 制的信號互聯(lián)。這樣能夠?qū)崿F(xiàn)它們之間的數(shù)據(jù)傳輸和相互控制。另外為 了保證處理器之間多種方式的相互數(shù)據(jù)訪問順利進行，我們提供了一種 分布式方法配置任意相鄰兩個處理器的主從關(guān)系，主處理器還可以通過 指令，停止從處理器的程序流。 |
| 其它備注: | |
科研產(chǎn)出