| 專利名稱: | 一種SOI體電阻建模方法 |
| 專利類別: | 發(fā)明專利 |
| 申請(qǐng)?zhí)?/strong>: | 201010217274.8 |
| 申請(qǐng)日期: | 2010-06-23 |
| 專利號(hào): | 201010217274.8 |
| 第一發(fā)明人: | 卜建輝 |
| 其它發(fā)明人: | |
| 國(guó)外申請(qǐng)日期: | |
| 國(guó)外申請(qǐng)方式: | |
| 專利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實(shí)施情況: | 授權(quán) |
| 專利證書(shū)號(hào): | 201010217274.8 |
| 專利摘要: | |
| 其它備注: | 中國(guó)科學(xué)院微電子研究所 |
科研產(chǎn)出