| 專利名稱: | 基于SystemVerilog斷言和任務(wù)的協(xié)同總線驗(yàn)證方法及系統(tǒng) |
| 專利類別: | 發(fā)明專利 |
| 申請(qǐng)?zhí)?/strong>: | 201110390469.7 |
| 申請(qǐng)日期: | 2011-11-30 |
| 專利號(hào): | ZL201110390469.7 |
| 第一發(fā)明人: | 張挺 |
| 其它發(fā)明人: | 張挺;陳嵐;馮燕 |
| 國外申請(qǐng)日期: | |
| 國外申請(qǐng)方式: | |
| 專利授權(quán)日期: | |
| 繳費(fèi)情況: | |
| 實(shí)施情況: | 授權(quán) |
| 專利證書號(hào): | ZL201110390469.7 |
| 專利摘要: | |
| 其它備注: | 中國科學(xué)院微電子研究所 |
科研產(chǎn)出