專利名稱 | 發(fā)明人 | 申請(qǐng)?zhí)?/th> | 申請(qǐng)日期 |
---|---|---|---|
半導(dǎo)體結(jié)構(gòu)及其制造方法 | 范正萍; 朱慧瓏;吳彬能;肖衛(wèi)平;吳昊;梁擎擎 | PCT/CN2011/073304 | 2011-04-26 |
半導(dǎo)體結(jié)構(gòu)及其制作方法 | 范正萍; 駱志炯;尹海洲;朱慧瓏 | PCT/CN2011/073266 | 2011-04-25 |
半導(dǎo)體器件及其制作方法 | 范正萍; 駱志炯;朱慧瓏;尹海洲 | PCT/CN2011/073296 | 2011-04-26 |
半導(dǎo)體結(jié)構(gòu)及其制作方法 | 范正萍; 朱慧瓏;梁擎擎;駱志炯;尹海洲 | PCT/CN2011/071318 | 2011-02-25 |
一種源漏區(qū)、接觸孔及其形成方法 | 范正萍; 尹海洲;朱慧瓏;駱志炯 | PCT/CN2011/071086 | 2011-02-18 |
層間電介質(zhì)層的平面化方法 | 范正萍; 殷華湘;徐秋霞;孟令款;楊濤;陳大鵬 | PCT/CN2011/071056 | 2011-02-17 |
半導(dǎo)體結(jié)構(gòu)及其制造方法 | 范正萍; 朱慧瓏;尹海洲;駱志炯;梁擎擎 | PCT/CN2011/071534 | 2011-03-04 |
接觸電極制造方法和半導(dǎo)體器件 | 范正萍; 朱慧瓏;尹海洲;駱志炯 | PCT/CN2011/071251 | 2011-02-24 |
一種用于CMOS器件的雙金屬柵雙高介質(zhì)的集成方法 | 范正萍; 徐秋霞;許高博 | PCT/CN2011/071129 | 2011-02-21 |
一種半導(dǎo)體結(jié)構(gòu)及其制造方法 | 范正萍; 尹海洲;朱慧瓏;駱志炯 | 201190000056.7 | 2011-10-19 |
一種半導(dǎo)體結(jié)構(gòu)及其制造方法 | 范正萍; 尹海洲;朱慧瓏;駱志炯 | 201190000062.2 | 2011-10-20 |
晶體管及其制造方法 | 范正萍; 尹海洲;朱慧瓏;駱志炯 | 201190000074.5 | 2011-02-21 |
后柵工藝中假柵的制造方法 | 范正萍; 楊濤;趙超;閆江;李俊峰;盧一泓;陳大鵬 | 201110257658.7 | 2011-09-01 |
薄膜沉積方法 | 范正萍; 孟令款 | 201110197889.3 | 2011-07-14 |
3D集成電路結(jié)構(gòu)以及檢測(cè)芯片結(jié)構(gòu)是否對(duì)齊的方法 | 范正萍; 肖衛(wèi)平;朱慧瓏 | 201110187333.6 | 2011-07-05 |
科研產(chǎn)出